Die Zukunft der Telefone steht uns bevor, dank 2nm von TSMC

tsmc 3 sm 2 sm

Seit Jahren haben uns Smartphone-Chiphersteller (Qualcomm und MediaTek) an eine ständige Weiterentwicklung von gewöhnt System-on-a-Chip. Nicht nur in Bezug auf CPU, GPU und Speicher, sondern auch in Bezug auf Produktionsprozess. Zum Beispiel die 2022 es war das jahr der 4 nm, erstmals auf SoCs wie Snapdragon 8 Gen 1 und Dimensity 9000 zu sehen, denen 2020 die 5 nm des Snapdragon 888 Apple A14 vorausgingen, und so weiter. Aber wenn in den vergangenen Jahren im Durchschnitt jedes Jahr eine Miniaturisierung im Nanometerbereich stattfand, haben wir jetzt eine so fortgeschrittene und komplexe Schrumpfung erreicht, dass sie länger dauert.

TSMC bereitet seine zukünftigen 3- und 2-nm-Chips vor, und die Tech-Macher danken ihnen

tsmc 3 sm 2 sm

Dies ist aus der TSMC-Timeline ersichtlich: 16 sm im Jahr 2016, 10 sm im Jahr 2017 und 7 sm im Jahr 2018, gefolgt von 5 sm im Jahr 2020 und schließlich 4 sm im Jahr 2022. Folglich würde man erwarten, dass die Die ersten 3-nm-SoCs von TSMC Sie sollten in 2 Jahren ankommen, aber das wird es nicht. Und zu sagen, es ist TSMC selbst, das auf der Technology Symposium-Konferenz bestätigte, dass sie in der debütieren werden bis zum Ende von 2022.

Allerdings die Zukunft Löwenmaul 8 Gen 2 es soll beim aktuellen 4nm bleiben, ebenso beim Apple A16. Folglich ist es plausibel, dass 3 nm im Laufe von tatsächlich in den Regalen auftauchen wird 2023. Wie in der Roadmap gezeigt, wird der 3-nm-Fertigungsprozess von TSMC aus fünf Phasen bestehen: N3, N3E (Erweitert), N3P (Leistungsverbessert), N3S (Dichte erhöht) e N3X (Ultrahohe Leistung). Das bedeutet, dass die ersten 3-nm-SoCs nicht mit denen identisch sein werden, die in den folgenden Jahren auf den Markt kommen werden.

tsmc 3 sm 2 sm

Aber die Neuheit, auf die so viele warten, ist fixiert 2025, Debütjahr für i frühe SoCs a 2 nm der TSMC-Rechnung. Nicht nur wegen des Nanometersprungs, sondern auch, weil wir von der FinFET-Technologie auf diese umsteigen werden GAAFET (Gate-Allround-FET). Durch die Verwendung neuer Nanomaterialien können SoCs bei gleicher Größe mehr Leistung erzielen und so mehr Transistoren aufnehmen. Die ersten verfügbaren Daten sprechen von einem Sprung nach vorne gegenüber N3E del + 10/15 % Leistung und eine Absenkung der Verbrauch von -25 / 30%. Die Entwicklung einer Technologie wie GAAFET ist wichtig, da dies einer der Wege ist, auf denen TSMC (aber auch Samsung) die Grenzen überwinden möchte Moores Gesetz, also wenn eine physikalische Grenze für die Entwicklung von Mikrochips erreicht ist.

⭐️ Entdecke die neuer Wochenflyer von GizChina mit immer verschiedenen exklusiven Angeboten und Coupons.